CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - fpga ts201

搜索资源列表

  1. ts201 link port接口程序

    1下载:
  2. ts201连路口fpga接口程序
  3. 所属分类:VHDL编程

    • 发布日期:2010-01-10
    • 文件大小:3934146
    • 提供者:ff_ggg
  1. link_port-v1[1].1.0

    0下载:
  2. 用于测试ADI的TS201与FPGA之间通信的LINK程序,压缩文件内包括VHDL和Verlog代码。-ADI is used to test the communication between the TS201 and the FPGA' s LINK program, compressed file to include VHDL and Verlog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:881049
    • 提供者:万传
  1. TS201_LINK_TRANSFER

    0下载:
  2. Ts201 link port verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2800
    • 提供者:uuii9o
  1. DSP

    2下载:
  2. 利用TS201超高性能的计算处理能力以及FPGA支持的高速接口交换能力,实现了一种对算法的适应性强、结构扩展方便的通用信号处理板,设计了一种基于该通用信号处理板的米波雷达阵列信号处理系统,并以幅相校正、自适应旁瓣相消的算法实现为例,详细介绍了该阵列信号处理系统算法的实现方法。该系统运行稳定可靠,达到了系统的设计要求。-n this paper,multiple DSPs are adopted to design the array signal processing system.By uti
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:428571
    • 提供者:将建
  1. linkrev

    0下载:
  2. 实现link传输,ts201和fpga的通信功能-Link transmission to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1212
    • 提供者:何伟
  1. fpga2dsp

    0下载:
  2. Altera Stratix II FPGA与TS201 DSP通过链路口通信的程序-Altera Stratix II FPGA and TS201 DSP through a chain junction communication procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6531305
    • 提供者:路永轲
  1. bus1

    0下载:
  2. DSP TS201总线通信程序,与Altera Stratix II FPGA-DSP TS201 bus communication procedures, and the Altera Stratix II FPGA
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:14874
    • 提供者:路永轲
  1. fpga_ver

    0下载:
  2. Altera StratixII FPGA与DSP TS201实现总线通信的程序,Verilog实现-Altera StratixII FPGA and DSP TS201 implement the bus communication procedures, Verilog realization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-10
    • 文件大小:8059904
    • 提供者:路永轲
  1. dsp_link_tx16

    0下载:
  2. FPGA到TS201的link_port接口,以16位的数据格式传输到DSP。-FPGA to TS201 s link_port interface, 16-bit data format for transmission to the DSP.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-28
    • 文件大小:156672
    • 提供者:xiaomei
搜珍网 www.dssz.com